EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04085952

PUBLICATION DATE

18-03-92

APPLICATION DATE

: 27-07-90

APPLICATION NUMBER

: 02201008

APPLICANT: FUJITSU LTD;


INVENTOR: KOYAE KENJI;


INT.CL.

: H01L 23/50 H01L 23/28

TITLE

: SEMICONDUCTOR DEVICE







ABSTRACT :

PURPOSE: To improve soldering reliability by arranging leads, which are exposed on the bottom face of a semiconductor chip sealing package, at the sections facing to the periphery of the package without projecting to the outside of the periphery.

CONSTITUTION: A semiconductor chip 11 is fastened on a stage 12 and sealed with a resin package 13. Leads 21-28 are arranged at the sections facing to the periphery 13a of the resin package 13 flush with its bottom face 13b and exposed on the bottom face 13b without projecting to the outside of the periphery 13a. Circular through holes 21a-28a are made in approximately the center of the leads 21-28. Cut-out sections 13a-1-13a-8 are made at where the leads 21-28 are arranged and their through holes 21a-28a are exposed upward. Wires 14 are bonded to the chip 11 and protrusions 21b-28b at the inner edges of the leads 21-28. The stage 12 and the leads 21-28 are connected to a frame 15 and cut on lines I₁-I₁ after resin sealing. Thereby imperfect soldering caused by a bent lead is prevented.

COPYRIGHT: (C) JPO

®日本国特許庁(JP)

⑪特許出願公開

平4-85952 ⑩ 公 開 特 許 公 報 (A)

@Int. CL. 5

識別記号

庁内整理番号

43公開 平成 4年(1992) 3月18日

23/50 23/28 H 01 L 23/50

Ŗ 9054 - 4M6412-4M

9054 - 4M

審査請求 未請求 請求項の数 2 (全5頁)

半導体装置 母発明の名称

> 顧 平2-201008 ②特

顧 平2(1990)7月27日 22)出

@発明者

健二

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

①出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

外2名 ⑩代 理 人 弁理士 伊東 忠彦

1. 発明の名称

半導体装置

(1) リード(21~28)を、半導体チップ (11)を封止したパッケージ(13)の周線 (I 3 a) に離む部位に、該バッケージ(I 3) の底面(13b)に露出し且つ上記周縁 (13a)より外方に突出させずに設けてなる構

成としたことを特徴とする半導体装置。

(2) 上記リート(21~28)は、黄通孔 (21a~28a)を有し、且つ上記パッケージ (13)は、上記周縁(I3a)のうち上記リー ド(21~28)に対応する部位に、上記賞通孔 (2 l a ~ 2 8 a) を露出させる切欠(1 3 a - i ~! 3 a - 。)を有する請求頂 | 記載の半導体装置。

3. 発明の詳細な説明

表面実装型の半導体装置に関し、

リードを変形しにくい構造として半田付けの信 頼性の向上を可能とすることを目的とし、

リードを、半導体チップを封止したパッケージ の周縁に関む部位に、該バッケージの底面に露出 し且つ上記周縁より外方に突出させずに設けて横

〔発明の詳細な説明〕

本発明は表面実装型の半導体装置に関する。

一般に表面実装型の半導体装置は、リードを半 田付けされてブリント配線板上に実装される。

このため、サードは、半田付け不良が生じにく い形状及び構造であることが望ましい。

(従来の技術)

第9図は従来の1例の半導体装置1を示す。

特開平 4-85952(2)

2. 3はリードであり、樹脂パッケージ4の側壁から外方に突出している。

この半導体装置 1 は、第1 0 図に示すように、 リード 2 、3 をプリント配線板 4 上のフットプリント 6 、7 に半田 8 、9 により半田付けされて実 装される。

〔発明が解決しようとする課題〕

リード2、3は変形し易い。

リード2が行号2 a で示すように変形した場合には、実装のときにリード2 a がフットプリント 5 から伴いた所謂リード伴きの状態となり、半田 未着となって半田付け不良となってしまう。

本発明は、リードを変形しにくい構造として半田付けの信頼性の向上を可能とした半導体装置を提供することを目的とする。

(羅題を解決するための手段)

譲求項上の発明は、リードを、半導体チップを 封止したバッケージの周縁に臨む部位に、該「ラー

囚者してあり、樹脂パッケージ13により封止されている。

21~28はリードであり、樹脂パッケージ 13の馬線13aに離む部位に樹脂パッケージ 13の底面13bと同一面とされて底面13bに 舞出して且つ上記層線13aより外方に突出せず に繋けてある。

各リード21~28の略中央には円形の貫通孔 21a~28aが半田付けを良好にするために形 成してある。

13a-1~13a-1は夫々切欠であり、樹脂パッケージ13の開縁13aのうちリード21~28の部位に形成してあり、黄通孔21a~28aが上方に賃出している。これにより、後述するように半田付けの良否の検査がし易くなっている。

1 4 はワイヤであり、半導体チップ!1 とりード2 1~2 8 の内側縁の突部 2 1 b~2 8 b とにボンディングされている。

ステージ12及びリード21~28は、第3図

ケージの底面に露出し且つ上記周線より外方に突 出させずに設けてなる構成とする。

請求項2の発明は、上記リードは、貫通孔を有し、且つ上記パッケージは、上記閣縁のうち上記リードに対応する部位に、上記貫通孔を奪出させる切欠を有する構成とする。

(作用)

請求項)の発明において、リードをパッケージ から突出させる構成は、リードの曲かりを無くす る。

請求項2の発明において、リードの貧通孔は、 半田付けされる領域を拡大する。

また、リードの貫通礼及びパッケージの切欠は、 貫通孔内の半田フィレットの目視を可能とする

(実施例)

第1因乃至郭丰図は本発明の一実施例になる半導体装置(0を示す。

11は半導体チップであり、ステージト2上に

に示すようにフレーム 1.5 と連結されており、樹脂針止後に繰え、 \sim 2 、に沿って切断される。

上記標成の半導体装置10においては、各リード21~28が樹脂パッケージ13の周縁13aから外方に実出していないため取扱中に、リード曲りは起きない。

このため、第5図に示すように、全部のリード 21~28が対応するフットプリント30に半田 31により確実に半田付けされた状態で、半導体 装置10はプリント配線板32上に表面実装される。

第6図に拡大して併せて示すように、各リード2!~28の下面とフットブリント30との間が半田付けされると共に、フットブリント30との間が半田フィレット31aにより被着され(第5図参照)、更には賃通2!a~28aとフットブリント30との間が半田フィレット31bにより被着される。

特にフットプリント30と貫通孔21a~

28 a との間の半田フィレット3! b による半田付けによって半田付け部分の領域の拡大が図られ、各リード21~28はフットブリント30と強固に半田付けされ、半導体装置10はブリント配線板32上に強固に実装される。

半田がフットプリント30及びリード2!の賃 通孔2!aに共にぬれ性が良い場合には半田か フットプリント30上及び賃通孔2!aの内壁に 位かって、半田フィレット3!bは第6図に示す ように深い凹曲面となる。

半田のリード21に対するぬれ性が良くなく、 リード21か半田をはじく場合には、貫通孔 21 a内の半田フィレットは第7区中符号 31 c 小で示す如くに、凸曲面となる。

また半田のフットプリント30に対するぬれ性か良くない場合には、フットプリント30が半田をはじき、貫通孔2!a内の半田フィレットは第8級中符号31c...で示すように小さな凹曲面となる。

ここで、樹脂パッケージ13には切欠18a.。

リート脚かりに起因する単田付け不良の発生が無くなり、半導体装置の半田付けによる実装の信頼 性を向上させることが出来る。

請求項2の発明によれば、サートの責通的内への単田付けによって半田付け部分の領域を拡大し得、半導体装置をその分強固に実装し得る。

また、パッケージに切欠を設けたことによって 貫通孔の半田フィレットを目視可能となり、これ によって半田付けの良否の検査を容易に且つ確実 に行うことが出来る。

4. 図面の簡単な説明

第1図は本発明の一実施例による半導体装置の 斜視図、

第2図は第1図の半導体装置の底面側からみた 斜視図、

第3図は第1図の半導体装置を樹脂パッケージ を省略して示す平面図、

第4図は第1図の半導体装置を樹脂パッケージを省略して示す側面図、

~ 1 3 a ...があるため、半導体装置 1 0 を実装した状態で、上方からリード 2 1 ~ 2 8 の貫通孔 2 1 a ~ 2 8 a の優所を目視することが可能である。

また半田フィレットが深い凹曲商であるかごれ 以外の曲面であるかは目視によって明確に区別す ることが容易である。

このため、上記の半導体装置 1 0 では、実装後における半田付けの良否の目視による検査を誤りなく行うことが可能となる。

また、光学的な外観検査機を用いた場合でも半田のリードに対するぬれ性の良否が従来のリード形状に比べ、明確となるので、確実に検査することができる。

(発明の効果)

以上説明した様に、請求項!の発明によれば、 リードかパッケージから年方に突出していないた め、半導体装置の取扱い中にリード曲かりか起き ることを妨止することが出来る。これにより、

※ 第5 図は第1 図の準導体装置の需要状態を示す 料提図、

第 6 図は第 5 図中切り関線に沿う蛇大断面図、 第 7 図は半田付け不良の上側を示す図、

据 8 団は半田付け不良の別の例を示す図、

第9図は従来の半導体装置の1例を示す図、


第10回は第9回の半導体装置の半田付け不良 を示す回てある。

図において、


- 1.0は半導体装置、
- 11は半導体チップ、
- 13は樹脂パッケージ、
- 13 a は周線、
- 13a-,~13a-,は切欠、
- 13 b は底面
- $2 1 \sim 2 8 14 11 F$.
- 2 i a ~ 2 8 a は貫通孔、
- 30はフットプリント、
- 31は半田、

特開平4-85952(4)


3 1 a は 半田フィレット、3 2 はブリント配線板を示す。



本発明の一実施制になる半導体装置の糾堤図 第 1 図




第7回の半導体被量の底面側がらみた斜視図 第2図




港1図の半駅体接置を樹脂パッケージを省略 して示す予面図


第 3 図



串1図の半導体接置を樹脂パーケージを 省略して示す側面図




等1回の半算体装置の実装状態を示す斜視図 第 5 図




第5团中VI-VI 珠江沿为断面团

第8図




半田村け不良の7例を示す図

第 7 図




中的村计不良的别的例至示本图

8 M



従来の半事体装置の1例を示す図

第 9 図



第9回の半導体装置の半田付け 不良を示す回

第 10 図